2020年，新冠疫情席卷全球。以数字化为基础的新常态成为工作、生活的重要方式。对数字化的强劲需求使得全球集成电路/半导体跨越式增长。此外，随着5G、AI、IOT、汽车电子等新技术与应用场景的爆发式增长，全球的半导体芯片供不应求，如何提升IC设计、验证的效能，以及实现快速敏捷的复杂系统设计及仿真成为行业共同面对的课题。

2021年 Siemens EDA系列线上技术研讨会隆重登场。首场研讨会将以“AI Megachip”为主题，于5月28日开启，将有多位专业讲师进行线上分享电子设计困局及破解之道，助力产业界应对日益复杂的电子设计和创新的挑战。

芯片危机倒逼电子设计效率提升

半导体工艺向极限演进，使得芯片开发对失败容忍度越来越低，这给IC 设计学科提出了严峻的挑战。目前芯片设计面临诸多问题，例如：设计早期，会有潜在的系统级性能问题，在手动编码的 RTL 设计方法中，这些问题往往要到很晚才能发现，在项目后期，开发团队经常陷入窘境，不得不在削减重要功能、寻找更多资源和延误进度之间进行艰难权衡。

为了应对大型SoC设计带来的挑战，层次化DFT被用作一种分而治之的方法，但是，仅仅依靠层次化DFT本身已不足以满足要求，从而设计师不得不在实现工作量与制造测试成本之间做出折衷。极大掣肘产品品质的提升及导入市场速度。

传统软件仿真工具已经无法满足工程师对仿真时间效益的需求，要想在专注于创新设计的同时跟上回归测试的运行和维护步伐，已变得极具挑战性。开发团队和QA工程师亟需有效的验证策略、工具和测试环境，从而以更高的效率缩短产品的市场导入周期。

Siemens EDA致力于发展电子设计自动化技术，从芯片设计端一路延伸至系统产品端，拥有完整的集成式验证平台，可以满足不同设计阶段的验证要求。面对芯片设计的挑战，协助客户全面提高设计品质，加速产品导入市场。

 

效能提升应对Megachip未来挑战

传统仿真工具已经无法满足工程师对仿真时间效益的需求，必须借助新的仿真工具及有效利用硬件仿真加速技术特有的高速、高可见性与准确性等优势，来提升验证效率，让设计在验证复杂度指数型上升的背景下，仍能得心应手地应对巨型SoC开发任务。这也是本次“AI Megachip”主题技术研讨的探讨方向。

下面，小编稍稍剧透一些本次大会的精彩内容：

使用HLS方法学对AI设计的系统级性能进行早期设计和验证

围绕 Catapult 构建 HLS 设计和验证流程，大幅加快硬件设计的速度。

着力提升初始RTL的设计质量

提升初始RTL设计质量，提高计划的可预测性，降低成本。

针对复杂芯片测试的一种高效的数据封装网络

利用Tessent Streaming Scan Network (SSN)，工程师第一次能够使用真实、有效的自下而上式的流程来实现 DFT。

机器学习应用程序以确保质量

构建数据驱动的测试框架。

藉由 Calibre Recon 来强化设计者工作效率，缩短芯片验证周期

设计师透过Calibre nmDRC Recon 和Calibre nmLVS Recon，快速找出问题根源，加快重新设计并缩短芯片制造时间。

完备的硬件辅助验证平台

高效利用Veloce平台强大的软硬件实力加速设计和验证过程并精准定位潜在问题。

更多不容错过的精彩内容，期待与您分享，扫描海报二维码即刻报名，与专业讲师线上对话！

此外，“车用半导体设计(即Automotive Semiconductor)”与“洞察先机 破解先进制程最新挑战(即Advanced Node Semiconductor)” 线上技术研讨会将在6月25日和7月23日隆重登场。届时，将有跟会更多重磅专业讲师与您线上对话，共同探讨行业最新挑战及解决之道。把握先机，制胜未来。

 

来源：Mentor明导

#Design  #设计  #展览与会议  #2021 Siemens EDA  #线上技术研讨会  #电子设计未来挑战