罗杰斯公司于今年初将生产高频线路板材料的先进互联解决方案与生产curamik®基板及ROLINX®母排的电力电子解决方案合并，形成新的战略业务部门，即：先进电子解决方案（AES）。
本公众号将定期发布先进电子解决方案全事业部产品的相关技术文章、视频、活动等信息，敬请留意，感谢关注。
本期文章是针对curamik和ROLINX产品的技术博客。
罗杰斯在金属陶瓷敷接技术领域拥有近40年的专业知识，是curamik®品牌直接敷铜（DBC）和活性金属钎焊（AMB）基板的领先制造商和供应商。我们全程采用高度自动化的制造技术，在质量和成本上均属上乘。我们的技术销售和应用工程师通过提供一流的本地设计支持，帮助客户选择合适的基材。我们不仅提供多种铜厚度和陶瓷厚度的基材，而且还提供多样化的设计选择和产品功能，以满足特定客户的需求。本博客将详细介绍这些功能。
表面镀层
我们的curamik®DBC和AMB基板通常采用裸铜表面。尽管裸铜容易氧化，但只要按照罗杰斯的说明对基材进行包装、储存和处理，便可以轻松地将半导体器件焊接到裸铜表面。焊接工艺均适用于裸铜表面。浆料和片料（无论是否带有助焊剂）均可与还原性气氛（例如，合成气体或甲酸）一同使用。通常建议在焊接后进行清洁，以去除可能影响引线键合等后续工艺的任何残留物。
镍和金可替代裸铜作为表面镀层。这是一种通常名为ENIG（无电镍金）的无电解镀工艺。镍层的厚度通常为3~7µm，可根据要求增加（例如，应用在恶劣环境中）。金层的厚度通常为10~130nm。如果采用的是不带基材的功率模块，为防止氧化，背面裸露的基材通常镀有镍层和金层。这也有助于改善表面润湿性和导电性。
随着银烧结工艺逐渐取代芯片贴装焊接方案，镀银已成为标准和首选的表面镀层方法，因为它可以满足烧结连接的附着力和可靠性要求。银层的厚度通常为100~600nm，可根据要求增加。此外，可对整个表面或仅芯片区域进行镀银处理，具体取决于芯片顶面和基板之间的电连接技术。
表面粗糙度
curamik®DBC和AMB基材的另一个重要特性是表面粗糙度。虽然标准粗糙度足以满足最先进的应用要求，但在使用先进的组装和互连技术时需要多加注意。背面裸露的基材通常粗糙度较低，目的是减少和控制模块和散热底板之间的热界面材料的厚度。在基材正面的细线键合也需要较低的粗糙度。最后，低粗糙度有助于在使用银烧结浆料时将结合层的厚度减少到较低水平。相反，粗糙的表面可能有利于模封料的粘附。因此，为满足具体的客户需求，专门引入了额外的机械和化学表面处理，以优化表面粗糙度。
二维条码
在许多行业，基材的识别和可追溯性日益重要，在汽车行业更是必需。当然，功率模块制造商在收货时可识别每个基材，但在这种情况下基材的生产信息是未知的。相反，发货前可以在curamik®DBC和AMB基材上添加单独的二维条码，条码上最多可包含16个字母和数字，长度通常为3 x 3mm。代码内容可根据客户的要求来定义。
阻焊层
基材的正面分为多个功能区，用于芯片贴装、引线键合和其他电气互连等用途。在curamik® DBC和AMB基材上印制阻焊层是防止芯片贴装焊料扩散到相邻区域的最常见的方法。或者，也可以在铜表面刻出凹槽，这不需要采取任何额外的蚀刻步骤，因此成本更低。但是，这种替代方案在很大程度上取决于所选的组装和互连技术，并且必须视情况进行评估。
激光钻孔
矩形基材由于性价比较高而备受欢迎。但是，要实现散热底板的机械固定，可能需要陶瓷钻孔。此外，正面的芯片或铜层与背面的散热底板之间的电气互连也可能需要贯穿孔。为此，通常采用激光钻孔的方式，激光钻孔的直径可以小到1mm。可针对金属螺钉和铜层之间的电气隔离要求调整孔周围的铜回缩距离。
应力消除
由于半导体器件需要反复启停，功率模块内的不同材料会经受频繁且大量的温度循环。这些材料的使用寿命会因此缩短，典型的故障模式是焊接疲劳和键合线脱落。curamik®DBC和AMB 基材非常坚固，从一开始就不太可能出现故障，而且某些应用要求非常高，通过应力消除功能（例如铜层外围的dimple）可提高基材在温度循环下的耐用性。遗憾的是，dimple的存在会占用一些原本可以加以利用的宝贵空间。作为一种替代方案，目前的curamik®DBC基材也采用无dimple专有设计。与带dimple的同类基材相比，无dimple基材的体积更小，更耐用。这项最新的研发成果是罗杰斯坚定支持电力电子行业并推动性价比极限的另一个例子。
来源：罗杰斯先进电子解决方案
