Lost your password?
Not a member? Register here

PCB叠层规划——30年创新之旅

五月 11, 2021 | Barry Olney, In-Circuit Design
PCB叠层规划——30年创新之旅

多层PCB是电子产品组件中最关键的部件。一旦它失效,整个系统就会失效!PCB是一个非常基本的器件,以至于我们常常忘了它如同其他所有元件一样,需要遵守技术规范要求以实现产品的最佳性能。

叠层规划涉及精心选择材料和传输线参数,以避免阻抗不连续、信号耦合、无意形成的返回路径、高AC阻抗和过多的电磁辐射等问题。制造多层PCB时所用的材料可吸收较高的频率并降低边沿速率,因此需要更严格地审查材料的选择。确保正确地设定叠层及适当的阻抗,是实现产品稳定性能的良好基础。

20世纪80年代,我和我的同事当时正在设计当时相对高速的宽带通讯产品(图1)。我们知道数字传输线的阻抗需要介于50欧姆~60欧姆之间,但无法确定准确值。1990年4月IPC-D-317出版,这是第一份“高速电子技术封装设计导则”指南,其中包括了传输线方程式。可问题得到解决了吗?

image006 (5)

我的科学计算器在敲入冗长的方程式数值后似乎并不总是得到一样的数值。就像之前一样,我感到很沮丧,直到1995年我创建了一个计算多层结构阻抗的在线计算器,它可简化计算过程,且每个人都能用。该工具以IPC-D-317标准(现在为IPC-2251)闭环方程式为基础,实际上得到的结果只是个近似值,但在当时确实已经是“最佳猜测”(最接近真实结果的数值)了。约5年后,出现了场解算器,但对于一般客户而言太贵了。

免费在线工具固然好用,但为了获得一些回报,我在2010年将方程式导入了Windows应用中,创建了“叠层规划器”术语,并不断扩展其功能。之后,在iCD叠层规划器中又集成了2D边界要素法(Boundary Element Method ,简称BEM)场解算器,实现了行业领先的精度。iCD继续专为PCB设计师开发带有高速设计功能的应用,其中包括iCD PDN规划器、iCD共面波导规划器和最近推出的iCD材料规划器软件。

设计技术不断变化,目前的高速叠层设计最佳方法如下:

  1. 将GND/PWR面紧密耦合在第2和第3层上,以及从下往上数的第2和第3层上(图2)。这样可降低PDN的AC阻抗,并为器件提供低电感功率。

 image008 (3)

  1. 使用混合了信号/平面敷铜层的两个带状线隔离关键信号,控制电磁场。

image010 (2)

图3中,同一带状线层上采用了3种技术,通过在其中一个信号层上结合使用敷铜来实现。可修改走线宽度和间距来微调阻抗。

这种结构有多种优势:

  • 这种结构隔离了关键信号,在复杂设计中可容纳所有必要电源;· 使用DDR 电源和GND作为参考平面,可以在不同区域布线DDR3/4数据或地址总线;· 对于非关键数字信号,相邻信号走线应该以正交的形式布线,以避免串扰;· 紧密耦合信号层和参考平面,以减少串扰和辐射。

读完所有以上文章后,一定对叠层和材料规划有全面深入的了解。但是优秀叠层设计的关键是什么呢?

A.场解算器的精度

如上文所述,闭环方程式实际上只能得到近似值。可以在低频率和非关键性设计上使用近似值,但并不适用于如今的高速环境。特别是对两个不对称的带状线结构,这些方程式尤其不适用。

优化PCB叠层的必要工具中,最主要的是2D场解算器(见图4)。该工具可用于预测所有拓扑结构的特性阻抗、边缘耦合和侧面耦合差分阻抗,包括微带线、带状线和双带状线。除了准确性之外,另一个优势在于能囊括二级效应,例如走线厚度,以及空气、阻焊层和多个相邻半固化片介质的影响。在叠层设计中,3D场解算器并不会比2D场解算器更准确。互连结构有均匀的剖面时,2D场解算器会更精准、更迅速、更易用。

image012 (2)

更具体地讲,iCD绝缘材料库中现在有700多个系列的刚性和挠性介质材料,可供选择的制造商有60多家。为目标应用选择了适当的材料后,制造出的PCB不仅成本最低,同时还能满足项目的设计及性能目标。为一个应用选择最佳材料通常是一个很烦琐的任务。但如果采用适当的工具,就能迅速地对大量的选择进行排序后做出明智的决策。

一般情况下,在首次计算载板阻抗时,会以虚拟材料为基础。换句话说,通常选择大致的数值来表示介电常数、介质厚度、走线厚度和宽度等属性,以此为基础确立解决方案。但这些并不是制造商真正生产时所使用材料的实际属性。一旦数值错误,使用场解算器也是没意义的。

一旦确定了大致正确的虚拟材料数值,就可根据合适的运行频率来选择材料。选择常用材料可以最高增加5%的精度。显然,应选择市面上价格合理的产品。图5所示是一家制造商常备的低损耗绝缘体介质,很明显能看出来哪种材料最好。

image014 (2)

B.并用多项技术

iCD叠层规划器是首款能用场解算器计算每层上多个差分对定义的阻抗控制工具。也就是说,可以在同一层上并行使用50/100 欧姆Digital差分阻抗、40/80 欧姆 DDR3/4和90 欧姆 USB等(见图6)。

image016 (1)

这一技术非常重要,因为单单使用50欧姆单端阻抗已经极其罕见了。一般来说,很多不同的单端阻抗和差分阻抗必须在基板上共用层。

C.与EDA软件的无缝集成

对于PCB设计师而言,将阻抗变量和材料属性转移到EDA 工具中也同样重要。在项目早期就规划PCB叠层结构可以避免不必要的重复工作,并通过提升可制造性和电气性能来优化成本。有太多设计师不去规划叠层设计,但对于PCB制造商而言,这一部分工作对于信号完整性和电源完整性是非常重要的。在原理图获取阶段就应该创建叠层,并且贯穿整个项目直到交付CAM成果。这样做可以避免在项目收尾时更改设计导致大量成本浪费。

做好叠层规划可以使用户迅速找到基板尺寸和材料参数的替代方案,从而迅速评估材料对产品性能的影响。适当的叠层方案可以减少串扰、抑制EMI,确保信号在目标环境中保持稳定。 

由于篇幅原因,本文节选刊登,更多内容可点击这里查看,文章发表于《PCB007中国线上杂志》4月号,更多精彩原创内容,欢迎关注“PCB007中文线上杂志”公众号。

image007

标签:
#设计  #Design  #PCB叠层规划  #30年创新之旅 

需要寻找PCB供应商?

The PCB List祝您快速简便地找到符合您电子制造要求的印制电路板供应商。拥有超过2000家认证厂商的资料!

  About

IConnect007.com是专注于印制电路板(PCB)、电子制造服务(EMS)和印刷电路板设计行业的实时在线杂志。服务于全球以及中国市场多年,发布了超过100000篇新闻、专业文章,提供行业展会实时在线报道,是电子制造领域的行业资讯领导者