摘要
高密度互连HDI板及相关组件对于使航空项目充分利用现代集成电路（如现场可编程门阵列（FPGA）、数字信号处理器（DSP）和应用处理器）日益增加的复杂性和功能优势至关重要。对产品功能日益增长的需求转化为更高的信号速度和越来越多的I/O。为了限制整个封装的大小，需要减小元件的接触盘间距。大量I/O与减小的间距结合对PCB提出了更高的要求，要求采用激光钻微孔、高厚径比内层导通孔以及更细的走线宽度和间距。虽然相关的高阶制造工艺已广泛应用于商业、汽车、医疗和军事应用领域，但如何协调这些高阶技术与航空领域的可靠性要求仍然是挑战。 本文概述了由imec公司牵头、比利时ACB公司和Thales Alenia Space公司协助的欧洲航天局（European Space Agency ，简称ESA）高密度PCB组件项目。该项目目前仍在进行，其目标是设计、评估和鉴定能够为航空项目的小间距AAD组装和布线提供平台的HDI PCB。我们考虑了2类HDI技术：2层交错排布的微通孔（基本HDI）和（最多）3层堆叠的微通孔（复杂HDI）。本文根据ECSS-Q-ST-70-60C标准对HDI基本技术进行了鉴定 ，给出了热循环、互连应力测试（IST）和导电阳极丝（CAF）测试的结果，详细讨论了每种测试方法的测试载体和测试参数。
介绍
HDI PCB通常有两个主要驱动因素：1、关键元件的小间距和高数量的I/O；2、这些元件性能的提高形成PCB上的高速信号走线。使用微通孔可以缩短信号路径的长度，提高信号完整性和电源完整性。由于扇出区内的密集布线，关键网可能会受到串扰的影响。1.0mm间距元件引脚之间的差分对布线需要精细的线宽和线距。0.8mm间距元件埋孔之间的差分对布线不再可行。差分对需要在扇出区域内分开，对信号完整性的影响将取决于分开的长度。单端网上宽度的变化，以及差分对间距和/或走线宽度的变化，将导致电阻不连续。因此，选择适当的层积层方法和导通孔类型将可改善布线能力和信号完整性。 在定义HDI PCB的技术参数时，重要的考虑因素之一是元件间距和I/O的数量不能分别处理。1.0mm间距的高引脚数元件（>1000引脚）可能要求使用微通孔来减少总层数或改善受控电阻线的屏蔽。另一方面，对于只有两排焊料球的0.5mm间距元件，可以在不采用微通孔和精细线宽和线距的情况下，完成其逃逸布线。为了能够布线一个或多个高引脚数元件而增加层数将导致PCB厚度增加，同时由于对导通孔厚径比的限制，因此将会影响最小导通孔钻孔径，从而会再次限制布线可能性。 为了确定HDI技术参数，需要了解过去、现在和未来航空项目中使用的面阵列器件（area array devices ，简称AAD）的规格。展望目前正在开发的航空用复杂元件，间距为1.0mm的陶瓷柱栅阵列（CCGA）在未来几年仍将是首选封装。例如，新的Xilinx FPGA（RT-ZU19EG:CCGA1752）、CNES VT65电信ASIC（CCGA1752）和ESA的下一代微处理器（NGMP，CCGA625）仍将采用这种封装。具有较小间距（0.8 mm）的柱栅阵列封装尽管尚未开始商用，但已在研发中得到证明。陶瓷球栅阵列（CBGA）具有不塌落的高铅焊料球，可用于军事和航空航天应用。当0.5mm≤间距 增加密集布线、大量I/O，提高高速信号完整性无疑会对可靠性产生影响。减小线宽和线距、导通孔焊盘尺寸和钻孔径都会影响制造良率和质量，因此存在可靠性风险。需要引入新材料来证实不断增长的功能需求不会降低可靠性。 高密度互连PCB已应用了30多年，目前适用于所有市场。行业已经发布了许多关于HDI技术及其可靠性的研究。几乎所有HDI技术研究的回归主题是，如果制造得当，它可以非常可靠。过程控制和质量保证是HDI可靠性的关键。
HDI技术参数
在项目开始时，在荷兰的ESA ESTEC工厂举办了一次专题研讨会，阐述了《航空应用PCB和组装技术路线图》中的HDI 部分，介绍了航空项目对HDI的要求。参加研讨会的人员包括主要卫星承包商、设备制造商、航空机构、ESA认证的PCB制造商、ESA技术官员和独立的CAF专家。
特为研讨会编制了调查问卷，以确定近期航空项目（2018年-2020年）和未来航空项目（2020年-2025年）对HDI的驱动因素和技术参数。要求PCB/SMT工作组成员和其他利益相关者提供反馈，说明技术需求，同时牢记对可制造性和可靠性可能产生的影响。从未来航空项目的功能需求和元件需求出发，得出一组高阶技术参数，用于项目内部评估。 在研讨会期间，人们清楚地看到，将技术分为近期项目和未来项目并不能令人满意，因为近期也需要更高的复杂性。做出这一决策的目的是为了区分用于项目内鉴定的基本HDI技术和复杂HDI技术，包括更高阶技术的参数。研讨会确认了基于1.0mm间距、多达1752个引脚CCGA封装的大型FPGA元件是基本HDI技术的主要驱动器。此外，0.8mm间距及几百个I/O的AAD应与基本HDI技术兼容。当布线空间有限时，其他驱动元件为小型无源元件（0402片式元件）和细间距引线框架元件（0.5 mm间距的 QFP）。在未来的项目中，元件I/O将会多达2000-3000个，并将采用间距为0.8mm和1.0mm的AAD。这些元件可能是非密封聚合物基封装（PBGA），陶瓷封装由于CTE不匹配而导致封装尺寸的极限为45 mm x 45 mm。对于低I/O（200-300）和内存器件，预计间距将进一步减小到0.5mm。 表1列出了研讨会期间协商确定的基本HDI及复杂HDI技术参数。基本HDI技术由单顺序层压芯材和双层铜填充微通孔组成。两层微通孔被认为足以布线0.8mm及1.0mm间距的AAD。为了将可靠性风险降到最低，微通孔交错排布，并且与芯材中的埋孔错开。最好用HDI层的半固化片填充芯材中的导通孔，并采用双层半固化片。
.jpg)
复杂HDI技术将采用3层微通孔。所选微通孔结构是由2个堆叠的微通孔和1个交错排布的微通孔组成的半堆叠方案。堆叠3层微通孔被认为存在可靠性风险。在项目中进行IST预筛选，以确定半堆叠微通孔结构是否能够满足所需的可靠性。否则，将采用完全交错排布结构作为备选解决方案。在复杂HDI技术中，导通孔封堵和封盖将用于埋孔。评估复杂HDI技术的组成部分之一是研究去除非功能性焊盘和背钻埋孔对可靠性的影响。 聚酰亚胺仍然是航空应用HDI 的首选材料。为了适应高频和高速需要，松下Megtron 6被纳入复杂HDI技术评估。内层低热膨胀系数材料未被作为未来HDI的优先选择。将采用单层半固化片用于微通孔进行评估。 阻焊油墨是采用复杂HDI技术的要求之一。也对ENIG、ENIPIG、ENEPIG和EPIG进行了研究，但项目的重点不是评估替代表面涂层。将通过ENIG和ENEPIG（每种基材用一种表面涂层）评估复杂HDI技术。 图1显示了HDI项目的总体概念。在专题研讨会期间，确定了用于航空应用的相关AAD。根据这些元件的机械（间距、引脚数量）和功能（数据速率、受控电阻）要求，确定了技术参数和有关设计规则。目标是达到基本HDI技术的阶段。鉴定完成后，对1.0mm间距CCGA1752和0.8mm间距CBGA323元件进行组装验证。
.png)
在开始对复杂HDI评估前，先完成IST预筛选，决定采用堆叠微通孔，还是采用交错排布导通孔。对复杂HDI技术的评估可能导致需要对所有或部分技术特征进行正式鉴定，具体取决于评估不合格产品的发生情况。将以相同的方式完成对0.8mm和0.5mm间距PBGA元件的后续组装验证，重点是评估性能和鉴别不确定性。 在鉴定和组装验证之后，进行广泛的HDI可靠性评估。本研究重点关注热可靠性、微通孔测试和CAF测试。导通孔疲劳和热应力评估将与PCB裸板的建模相关。对于CAF测试，设计了专用的测试载体来满足HDI技术参数的要求。采用热循环、对流、气相回流组装仿真、互连应力测试（IST）进行广泛的测试。
由于篇幅有限，本文节选刊登，更多内容可点击这里查看，文章发表于《PCB007中国线上杂志》2月号，更多精彩原创内容，欢迎关注“PCB007中文线上杂志”公众号。
