Ruben Fuentes

Amkor公司

 

随着现今智能设备的复杂度越来越高，相应的对复杂集成电路和封装级设计与验证的要求也日益增加，这为晶圆级封装的设计、制造和组装都带来了巨大的挑战，尤其是对封装流程而言，传统分立设计流程越来越难以为继。为确保集成电路设计，晶圆级封装的设计、制造和组装的一致性，以及封装内的所有细节的合规性和可制造性，混合式流程已经成为大势所趋。

对IC设计和封装领域有所了解的人都知道，芯片从晶圆到die再到封装的过程。简单来说，芯片设计好之后会在晶圆（wafer）上完成流片，每一片wafer切割为十几个到几百个die（划片过程），随后从die上把对应的管脚链接到基板的触点上，最终接到芯片外部管脚的过程被称为封装。众所周知，IC设计和封装行业都有着完善的设计和验证流程。然而， IC设计同封装行业之间的融合，依然存在着诸多困难。例如，Die的生产需要根据PDK生成制造输出文件 – GDSII数据。而在封装领域，制造输出文件则是Gerber数据。如何确保die的GDSII文件，在后期可以和基板的Gerber文件集成起来并且符合生产工艺要求？

为此，OSAT行业的先驱者，Amkor公司的Ruben Fuentes就在Realize LIVE大会上，分享了Amkor通过与Siemens EDA的深度合作，为半导体设计行业带来了创新的封装解决方案，并填补了晶圆级封装组装验证的空白。 

 

Siemens EDA助力Amkor提供SmartPackage PADK

与传统流程不同，晶圆级封装是一种混合式流程，尤其是对于高密度扇出型封装，由于密度非常高，所以可能有数以千计的凸块，涵盖不同类型的组装，同时这些封装可以采用很多不同的方法进行组装

封装组装设计套件（PADK）在晶圆级封装中的作用与IC设计中的工艺设计套件（PDK）作用相似。在IC设计中，当客户设计芯片时会向芯片制造厂索要PDK，以便在设计的过程中进行同步验证，确保后续制造能够基于设计进行生产，使得芯片能够达到预期性能。在晶圆级封装设计中使用PADK，可以解决晶圆级封装的设计、制造和组装中面对的诸多问题。作为首款PADK的研发者，Amkor联合Siemens EDA，向客户提供了SmartPackage PADK，用以确保设计能够满足后续的制造要求，既可以设计制造和组装工艺，也可以为IC凸块布局、RDL制造、元件放置等提供支持。

 

SWIFT为IC设计和封装设计

搭建了桥梁

对于高密度扇出型封装，由Amkor创新推出的硅晶圆集成扇出型技术 (SWIFT ®/HDFO)减小单晶片和多晶片应用的面积和剖面，并增加 I/O 的数量及电路密度，还能被用于建立先进的 3D 结构，以应对日益高涨的IC 集成需求。这种高密度扇出out（HDFO）流程可与Siemens EDA的工具结合使用，可以提供诸多领域所需的早期、快速和准确的验证结果。

可以说，SWIFT技术填补了IC设计与封装设计之间的空隙。SWIFT封装技术的优势在于能够充分发挥IC设计和封装设计两个领域的长处，并为两个行业的工具、制造输出和验证之间搭建起了一座桥梁。IC设计流程有属于其自己的工具，封装设计流程也有属于其自己的工具，而针对高密度扇出型封装，则使用高密度扇出型封装工具。而针对制造输出不同的数据（Gerber和GDSII），则通过由Amkor和Siemens EDA联合推出的PADK，把多个GDSII封装在一起，生成一个GDSII来辅助封装的设计，并在后期可以和基板的Gerber文件集成起来。

至于验证，就高密度扇出型封装而言，由于封装密度非常之高，内部构造极其复杂，标准封装验证工具难以满足其验证需求，而IC设计工具向来善于处理大规模数据，数据处理能力和速度均远高于标准封装验证工具，因此选择使用IC设计工具对高密度扇出型封装进行验证，务求以最快且最有效的方式执行实时验证，缩短设计流程时间。

 

简而言之，传统的典型设计流程已经无法满足晶圆级封装中日益增加的复杂度和集成度需求，混合式流程已经成为确保所有连接无误，封装符合规范所不可或缺的关键。

点击这里观看完整视频

来源：Mentor PCB及IC封装设计

 

#Design  #EDA  #Mentor  #名导  #西门子  #设计验证