本文简要介绍了4级脉冲幅度调制（PAM-4）及其在400G以太网（400GbE）中的应用，以支持飞速发展的数据流量以及5G移动通信的部署。本文还重点介绍了从信号完整性角度来看，对印制线路板（PCB）上物理（PHY）链路设计非常重要的预布局工作，包括材料选择、传输线设计和通道仿真，以支持56Gbps的数据速率，为用于400GbE的无缝通信铺平道路。

400GbE是一种新的有线通信标准，以适应实现5G移动通信后快速发展的数据流量[1]。在400GbE通信的实施中，采用了8通道4级脉冲幅度调制（PAM-4）信号的电气接口。每通道56Gbps（即28GBaud）、八通道通信使以太网的总带宽达到400Gbps。IEEE 802.3bs[2]中定义了使用PAM-4信号的400GbE的电气规格。

示，PAM-4有4级数字脉冲幅度 [3]。与非归零（NRZ）信号相比，PAM-4的主要优势在于每一级或符号都包含2个信息位，能够在相同的波特率下提供2倍数据吞吐量。例如，28GBaud分别等于PAM-4中的56Gbps和NRZ中的28Gbps[3][4]。

图1：PAM-4与NRZ的对比

根据准则，印制线路板上布线长度达到8英寸的PAM-4通道在14GHz（奈奎斯特频率为28GBaud）时的插入损耗应低于10dB，28GHz时应低于20dB（即二次谐波为28GBaud）[2]，以实现收发器之间的无缝数据通信。下面，我们将讨论对信号完整性非常重要的八项预布局工作：

A.基板材料选择

根据介电特性（例如损耗角正切和介电常数），PCB基板介电材料可以分为三类。如表1所示，高损耗材料（例如，Nelco N4000-6）具有高于0.02的损耗角正切和高于4的介电常数；中损耗材料（如Isola FR408）具有约0.01的损耗角正切，介电常数介于3到4之间；低损耗材料（例如Isola I-Tera MT40）具有约0.003的损耗角正切和3.45的介电常数[5]。电介质衰减与损耗角正切和介电常数的平方根成正比，如公式1所示[6]。

 表1：介电材料分类

电介质衰减=0.91 *f *损耗角正切 * εr dB/cm  （公式1）

ɛr= 介电常数

f = 频率（GHz）

图2展示的是信号在8英寸长的差模微带线中，由电介质损耗效应造成的差模插入损耗的定量仿真曲线。在14GHz时，高、中、低损耗材料的电介质衰减量分别为10dB、5.5dB和3.5dB。参考前面提到过的准则（在14GHz频率、布线长度达到8英寸时，插入损耗小于10dB），应选择低损耗材料，以避免其他通道损耗没有任何余量可用。

图2：通过Hyperlynx仿真的不同介质损耗效应的差模插入损耗仿真图

B.玻璃纤维织法

PCB基板是由环氧树脂将编织玻璃纤维粘合在一起构成的。图3显示了玻璃纤维织物型号1080和3313的PCB基板的显微俯视图[7]。号数更大的玻璃纤维型号（例如3313）指的是更密集的玻璃纤维编织方式。

图3：1080和3313型号玻璃纤维编织方式

玻璃纤维材料的介电性能与环氧树脂差别很大。例如，NE玻璃纤维的介电常数（Dk）和损耗角正切（Df）分别为4.4和0.0006[8]，而环氧树脂的Dk是3.2[8]，低于玻璃纤维。当使用玻璃纤维织物稀疏的基板时，PCB布线会更频繁地穿过介电性能不同的树脂和玻璃纤维区域。其结果是，信号的速度和传播延迟会在从发射端到接收端的迹线上频繁变化。它们之间的关系可通过公式2计算[9]。

（公式2）

其中：

v = PCB上的信号速度（英寸/ ns）

c =光速（≈12英寸/ ns）

Dk =介电常数

这种情况对数千兆位的差模信号提出了巨大的挑战。均匀的基板是最理想的状态，其中正相信号与反相信号通过的基板路径具有相同的介电特性。然而，在现实中，由于纤维编织密度不同，会遇到基板不均匀的状况（即，当正相信号在玻璃纤维上行进时，反相信号正在穿过树脂区域，反之亦然）。由于反相信号所经历的传播延迟变化，在接收端，正相信号和反相信号之间共模的相位差可能远小于180度。上升沿和下降沿之间较大程度的延迟和偏差会导致眼图宽度和高度的减小，相当于较大的差模插入损耗。最终，造成误码率提高。

图4展示的是信号在8英寸长的差模微带线中，由于玻璃纤维编织效应造成的差模插入损耗的仿真图。当基板上的不均匀部分比例从总通道长度的5%增加到20%时，在14 GHz时，与100%均匀的基板相比，通道衰减从0.7dB增长到了4dB。因此，应使用玻璃纤维更加密集的基材，如3313型号。

图4：通过Hyperlynx仿真的由于纤维编织效应引起的差模插入损耗仿真图

C.铜表面粗糙度

用于布线的铜箔表面粗糙度能够增强其在PCB制造期间对基板的附着力。但是，必须保持较小的粗糙度，因为当信号频率变高时，信号电流会趋于在铜布线的表面传播。趋肤深度指的是信号电流在传输通道中只在表面传播的程度有多强。趋肤深度和信号频率之间的关系由公式3[10]决定。

（公式3）

σ=趋肤深度（μm）

f =信号频率（MHz）

用于PCB制造的铜箔主要有两种，分别是压延铜箔和电解沉积（ED）铜箔。这两种类型的铜箔具有不同的典型表面粗糙度。例如，轧制退火铜的粗糙度为0.3 μm，而高轮廓ED铜的粗糙度为2.2 μm[11]。在特定趋肤深度下，较高的粗糙度会对信号传播产生更大的阻抗。

图5展示的是信号在8英寸长的差模微带线中，由于表面粗糙度效应造成的差模插入损耗的仿真图。在14GHz时，与完全光滑的铜表面相比，0.3μm的粗糙度引入了0.5dB损耗，而1.8μm的粗糙度增加了2.5dB的衰减。因此，硬件开发公司应选择使用表面粗糙度为0.3μm或更小的铜箔的印制线路板工厂，以减轻信号传输过程中的衰减和失真。

图5：通过Hyperlynx仿真的由于表面粗糙度效应引起的差模插入损耗仿真图

D. 缩短通孔短柱（stub）

在PCB上IC引脚引出的地方，应使用盲孔或背钻通孔（图6），将短柱的长度缩到最小，从而将四分之一波长谐振频率推高，增加物理通道的带宽。通过公式4 [12]可知，四分之一波长谐振频率与短柱长度成反比。重新排列公式4和5 [13]，对于使用了Dkeff是3.45的低损耗材料PCB上的56Gbps（即28GBaud）PAM-4传输，最大残留短柱长度大约是11密耳。

图6：盲孔或背钻通孔

    (公式4)

fo > 2 x 2.5 xbaud rate     (公式5)

其中：

fo=四分之一波长谐振频率（Hz）

c =光速（约12英寸/纳秒）

stub_length短柱长度，以英寸为单位

Dkeff=有效介电常数

E.最小化交流耦合电容安装焊盘引起的阻抗不匹配

AC耦合电容安装焊盘的铜比PCB迹线的宽度更宽。例如，0201封装的电容器的焊盘宽度是10密耳，0603封装的焊盘宽度是30密耳[14]，而PCB微带线的宽度通常不要超过10密耳。参考公式6和公式7 [15]，安装焊盘上较宽的铜增加了PCB布线的电容，这会导致电容不连续或传输线在单端模式下特性阻抗不匹配。

图7分别展示了有0201、0402和0603封装的电容器的微带线（单端模式，500密耳长，6密耳宽）的差模插入损耗仿真图。更宽的安装焊盘会导致更大的阻抗不连续性，继而造成更严重的信号反射，从而导致更大的插入损耗。在14GHz频率下，由于0603（1.2dB）和0402（0.4dB）封装导致的衰减至少是0201的2倍（0.2dB）。因此，设计人员应使用较小封装的电容器，例如0201（即10密耳焊盘宽度），以最小化不连续性。

   (公式6)

其中：

Lo =传输线每单位长度的固有回路电感（nH / cm）

Co =传输线每单位长度的固有电容（pF / cm）

Zo =特征阻抗（欧姆）

    (公式7)

其中：

C =电容（pF）

εr=基板的相对介电常数

εo =真空的介电常数

w = SMT焊盘宽度（cm）

l = SMT焊盘长度（cm）

d =安装焊盘与参考平面之间的距离（cm）

图7：使用Keysight EMPro仿真的500密耳长度的PCB布线，串联不同宽度的表面安装焊盘的差模插入损耗

F. 确保参考平面的连续性

当PCB上的迹线跨过2个分离平面之间的间隙时，会遇到电感阻抗不连续或参考平面不连续。这个现象可以通过公式[6]和公式[8]来确定[15]。当跨越分离平面之间的间隙时，布线与下方参考平面之间的距离（即间隙深度）增加，这会导致电感升高，继而导致布线阻抗在间隙处提高。图8是差模插入损耗的仿真图，在平面分离处，由于较大的电感阻抗不连续性而导致了较高的插入损耗，并在20GHz及以上会有最小值为0.1dB的衰减。

  (公式8)

其中：

L =铜布线的寄生电感（nH）

d =铜线与下方参考点之间的距离（cm）

w =铜布线宽度（cm）

t =铜布线厚度（cm）

x =铜布线长度（cm）

图8：Keysight EMPro仿真的在连续参考平面与分离平面上500密耳长度的PCB布线，其差模插入损耗

除此之外，不连续的参考平面或返回路径也会产生较大的回路面积，从而增加互感和信号串扰[16]。因此，确保沿整个布线长度路径都是连续参考平面至关重要。

G.最小化信号串扰

串扰会在信号中引起噪声感应，从而增加接收端IC的误码率。因此，除了上述的连续参考平面之外，如果近端串扰（NEXT）高于远端串扰（FEXT），那么应该在带状线中应用非交错布线。如果FEXT高于NEXT，那么应该在微带线上应用交错布线。通道分析[17]能够比较时域中的微带线和带状线的NEXT与FEXT。除此之外，线对之间的间距应至少为布线宽度的3倍[18]。

 H.对内延迟差

PCB布线的对内延迟差会造成高插入损耗，继而提高物理通道的误码率。这是由于当反向和正向信号的相位差不是180度时，差模眼图的开口会缩小。图9中的差模插入损耗图显示了对内延迟差对信号完整性的影响，较大的偏移会导致较高的插入损耗。因此，每个物理通道的对内延迟差应保持在5mil以内，以减轻传输损耗。使用蛇形布线方法可以使延迟差最小[19]。然而，如果蛇形布线中的对内间距增加，那么差模阻抗就会改变。因此，蛇形和非蛇形区段的对内间距不应相差太大，以将整条路径上的差模阻抗容差和不连续性减到最小，控制在±5%以内。

图9：在Hyperlynx中仿真的8英寸PCB迹线，在不同的对内延迟差情况下的差模插入损耗图

图10展示的是在BER 1e-6中使用Keysight ADS通道仿真拓扑结构，其中两个28GBaud的NRZ信号被注入到电压控制电压源，以生成56Gbps的PAM-4信号。PCB布线、引出通孔、发射端IC封装和接收端IC封装的模拟模型都集中在全路径传输线中。在发送端，信号幅度和上升/下降时间分别为1.2Vpp和16ps。由于具有4种数字振幅电平，所以图11中的PAM-4眼图有三个眼。接收端使用了判决反馈均衡（DFE）。通道仿真能够产生90mV的眼图高度和15ps的眼图宽度。在进行[21] 中的实际PCB样品物理层合规性测试之前，其结果必须符合[20] 中的规范。

图10：使用Keysight ADS以28Gbaud进行PAM-4通道仿真的拓扑结构

图11：图10中的通道仿真拓扑结构接收端的眼图

设计PCB的PAM-4 PHY通道时，应该认真对待所有本文所讨论到的重要预布局工作，包括材料选择、传输线设计和通道仿真。以严格的方式实施56Gbps PAM-4 PHY链路非常重要，这样才能确保高速收发之间的稳健无缝通信，为可靠的400GbE铺平道路。

Chang Fei Yee，Ke ysi ght Technologies 硬件工程师。 负责嵌入式系统硬件开发，信号和电源完整性分析。